AdoredTV泄露了一份AMD EPYC霄龙处理器的路线图，其中有官宣过的，有曝料过的，还有从未见过的。
AMD霄龙已经发展了三代产品，都是统一的SP3封装接口，而接下来的新接口不仅仅是曝料过多次的SP5，还会同步增加一个SP6，Zen4架构、Zen5架构都是如此。
Zen4架构、SP5接口的有两个系列产品：
一是“Genoa”(热那亚)，最多96个Zen4核心、192个线程，功耗范围200-400W。
二是“Bergamo”(贝加莫)，最多128个Zen4c核心、256个线程，功耗范围320-400W。
它们都支持单路、双路配置，12通道DDR5内存，160条PCIe 5.0总线，12条PCIe 3.0总线，64条CXL v1.1+高速互连总线。
事实上，Genoa还有个衍生版本“Genoa-X”，类似现在的Milan-X，同样加入3D V-Cache堆叠缓存。
不过至今，我们仍然不确定Zen4、Zen4c的具体区别，可能后者更多针对云计算(cloud)而优化。
Zen4架构、SP6接口的产品没有明确代号，区别在于仅支持单路配置，相对于SP5来说计算密度、能效更高，并针对边缘计算、电信基础设施而优化。
它最多32个Zen4核心或者64个Zen4c核心，功耗范围降至70-225W，同时精简为6通道DDR5、96条PCIe 5.0、8条PCIe 3.0、48条CXL 1.1+，也就是砍掉三分之一到一半的规格。
Zen5架构的产品代号“Turin”(都灵)，同样有SP5、SP6两种接口版本，但暂时不清楚具体规格，预计会有最多256核心512线程、12通道DDR5-6000。
再往后一代产品代号“Venice”(威尼斯)，按理说会用上Zen6架构，但不知道工艺是继续5nm，还是升级3nm？
声明：本站所有文章，如无特殊说明或标注，均为本站原创发布。任何个人或组织，在未征得本站同意时，禁止复制、盗用、采集、发布本站内容到任何网站、书籍等各类媒体平台。如若本站内容侵犯了原著者的合法权益，可联系我们进行处理。
